在典型的綜合和布局布線(SPR)流程中，通常使用靜態(tài)庫(kù)單元實(shí)現(xiàn)設(shè)計(jì)。在靜態(tài)庫(kù)中，單元的個(gè)數(shù)以及能實(shí)現(xiàn)優(yōu)化的程度是有限的。這種方法的效率比完全用戶定制設(shè)計(jì)更低。過(guò)去，由于SPR工具不能有效地在晶體管級(jí)實(shí)現(xiàn)自動(dòng)化設(shè)計(jì)，因而靜態(tài)庫(kù)的這種局限性是不可避免的。其結(jié)果是無(wú)法在EDA設(shè)計(jì)流程中自動(dòng)生成單元，而絕大多數(shù)需要手工實(shí)現(xiàn)。 隨著第三方庫(kù)設(shè)計(jì)公司的出現(xiàn)，現(xiàn)在的單元庫(kù)常常采用外購(gòu)的形式。

如果可以在設(shè)計(jì)流程中生成庫(kù)，就能避免固定庫(kù)元件的局限性，使性能提高10%到15%，面積減小25%，功耗降低25%甚至更多，面市時(shí)間也將因減少了設(shè)計(jì)的反復(fù)次數(shù)而縮短。這種方案適用于任何電路或邏輯類(lèi)型。

盡管靜態(tài)的標(biāo)準(zhǔn)單元庫(kù)通常有很多邏輯功能，但是對(duì)于任何一個(gè)特定的邏輯功能，可用的晶體管種類(lèi)數(shù)是有限的。在常見(jiàn)的有300個(gè)單元的庫(kù)中，每一邏輯功能－如四輸入的或門(mén)可以有一到十種不同的電特性。但是，晶體管體積卻可能有成千上萬(wàn)種變化，產(chǎn)生的時(shí)序特性也各不相同。例如，對(duì)于給定的邏輯功能，改變?chǔ)卤戎?P型晶體管和N型晶體管的寬度之比)，就可以改變單元的驅(qū)動(dòng)能力。如果一個(gè)單元由多級(jí)邏輯組成，還可以通過(guò)改變級(jí)間驅(qū)動(dòng)力(drive strength)的比值來(lái)改變單元的特性。這樣，每個(gè)邏輯單元的電特性可以有上千種可能的有用變化。

在選擇晶體管的******體積時(shí)，應(yīng)根據(jù)單元所處的電路狀況來(lái)確定，包括單元的負(fù)載和前級(jí)的驅(qū)動(dòng)力。較大的晶體管驅(qū)動(dòng)負(fù)載的能力較大，但是加重了前級(jí)電路的負(fù)載，功耗也較大。如果可用的元件數(shù)有限，則不能實(shí)現(xiàn)全面的優(yōu)化設(shè)計(jì)，設(shè)計(jì)周期、功耗、面積都會(huì)增加。

降低功耗的幾種途徑

靜態(tài)CMOS模塊的功耗可以用CV²f來(lái)近似表示，其中C為該模塊的總電容，V為電壓，f為設(shè)計(jì)頻率。假定電壓和頻率在給定的設(shè)計(jì)中是固定的，則功耗與總電容大小成正比。影響功耗的還有其它因素，如在開(kāi)關(guān)動(dòng)作期間電源對(duì)地的短路等。但是，只要減小晶體管總寬度和互連電容，這些因素的影響將隨之減小。

如果不受固定元件庫(kù)的限制，任意設(shè)定晶體管體積可以在以下幾個(gè)方面優(yōu)化設(shè)計(jì)：

1. 減小關(guān)鍵路徑的延時(shí)，提高性能；2. 避免了因?yàn)闆](méi)有合適的庫(kù)元件而使時(shí)序路徑超出預(yù)算，不得不手工修改的情況，提高了時(shí)序/設(shè)計(jì)的收斂性。3. 減少設(shè)計(jì)中晶體管的總體積，降低功耗；4. 通過(guò)減小晶體管的總體積可使面積減小，也減小了互連電容，進(jìn)而降低功耗。

圖1所示為標(biāo)準(zhǔn)單元模塊的時(shí)序路徑。假設(shè)圖中反相器的初始驅(qū)動(dòng)力固定為觸發(fā)器的輸出驅(qū)動(dòng)能力的4倍(表示為4x)，同時(shí)假設(shè)被驅(qū)動(dòng)門(mén)的輸入電容為48個(gè)單位(以1x反向器的輸入電容為一個(gè)單位)。

假設(shè)P型晶體管的驅(qū)動(dòng)能力為N型晶體管的一半，而四輸入或非門(mén)的上升沿和下降沿時(shí)間相同，則其輸入電容是具有相同驅(qū)動(dòng)力的反相器的三倍。在這里互連電容成為增大延時(shí)和功耗的重要因素，假設(shè)每一連線的電容為4。設(shè)定兩個(gè)門(mén)的驅(qū)動(dòng)力為m和n，用下式可計(jì)算通過(guò)路徑的延時(shí)：

T = (3.0 × m + 4) / 4 + (3.0 × n + 4) / m + (48 + 4)/ n

例如，當(dāng)?shù)谝粋€(gè)門(mén)是8x或非門(mén)，第二個(gè)門(mén)是16x或非門(mén)，總的延時(shí)為：

T = (3.0 × 8 + 4) / 4 + (3.0 × 16 + 4) / 8 + 52 / 16

= 7.0 + 6.5 + 3.25

= 16.75

忽略前級(jí)和后級(jí)電路的固定電容，該路徑的輸入電容為：

C = 4.0 + 3.0 × m + 4.0 + 3.0 × n

功耗與總電容量成正比，以1x反相器的功耗為單位。

門(mén)的驅(qū)動(dòng)力越大，延時(shí)越小，但前級(jí)延時(shí)卻隨之增加。在一般的庫(kù)中，每一單元有多種驅(qū)動(dòng)力。假設(shè)驅(qū)動(dòng)力的典型值為：1x、2x、4x、8x等。這樣的庫(kù)的******時(shí)序方案為：

m = 8x，n = 16x

該方案產(chǎn)生的延時(shí)為16.75，功耗為80.0。

在目標(biāo)周期時(shí)間為16.75的條件下，上面的方案盡管驅(qū)動(dòng)力逐級(jí)減小，而且第二個(gè)或非門(mén)的功耗很高，但是在使用固定庫(kù)元件的條件下這是唯一能滿足時(shí)序要求的方案。

產(chǎn)生派生單元的好處之一是提高時(shí)序和設(shè)計(jì)的收斂性。下面考慮在標(biāo)準(zhǔn)單元庫(kù)中僅有1x的四輸入或非門(mén)的情況。在這種情況下，m=1x、n=1x(唯一的可行情況)，產(chǎn)生的延時(shí)為60.75，幾乎是要求周期的四倍。很明顯，這種方案不可行，必須重新進(jìn)行設(shè)計(jì)。

雖然插入緩沖器有時(shí)可以緩解這種矛盾，但是緩沖器會(huì)產(chǎn)生額外的延時(shí)，使時(shí)序仍然無(wú)法達(dá)到要求。在庫(kù)中添加由較小驅(qū)動(dòng)力門(mén)電路加緩沖器組成的較高驅(qū)動(dòng)力的門(mén)，同樣于事無(wú)補(bǔ)。實(shí)際上，它與插入緩沖器的效果是一樣的，反而不能單獨(dú)改變各級(jí)的驅(qū)動(dòng)能力。很多標(biāo)準(zhǔn)單元庫(kù)中普遍存在缺少單級(jí)、高驅(qū)動(dòng)能力的一些不常用門(mén)器件的問(wèn)題。

自動(dòng)生成派生單元可解決這一問(wèn)題，更容易實(shí)現(xiàn)設(shè)計(jì)的收斂性。在這種情況下允許任意設(shè)定庫(kù)元件的體積，因此可以根據(jù)下列條件下獲得******延時(shí)：

m = 7.0x，n = 11.0x

在該條件下產(chǎn)生16.3個(gè)單位的時(shí)延，功耗為62.0個(gè)單位。

任意確定晶體管體積可以使晶體管體積減小30%、功耗降低22%(包括互連電容對(duì)減小功耗的貢獻(xiàn))，而面積可減小30%。但是，如果目標(biāo)周期為16.75，而且已經(jīng)在設(shè)計(jì)的其它部分固定下來(lái)，在上例中減小路徑的延時(shí)并沒(méi)有什么好處。

如果選用周期為16.75，還可以進(jìn)一步降低功耗。******方案為：

m = 5.3x，n = 8.1x

產(chǎn)生的延時(shí)為16.73，功耗為48.2，功耗降低高達(dá)40%。而且，晶體管體積減小了44%，視標(biāo)準(zhǔn)單元庫(kù)的版圖形式和布線密集度的不同，面積最多可減小44%。這將減小布線引起的電容，進(jìn)一步降低功耗。

對(duì)于設(shè)計(jì)中時(shí)序并不關(guān)鍵的路徑，甚至可以將功耗減小更多。例如，如果周期是16.9，而不是16.75，可以采用以下方案優(yōu)化功耗：

m = 5.0x， n = 7.8x

這一方案的功耗為46.4，減小42%。

即使驅(qū)動(dòng)力只能取整數(shù)，如限制m，n在整數(shù)內(nèi)取值(如1x、2x、3x、4x或5x)，依然可以降低功耗。方案如下：

m = 5x，n=9x

該方案產(chǎn)生的功耗為50.0個(gè)單位，降低了37%(略低于前方案的40%)。

功耗減小的平均大小與具體的設(shè)計(jì)和所用的靜態(tài)庫(kù)有關(guān)。假設(shè)SPR布線工具選用了滿足時(shí)序要求的功耗最小單元。對(duì)于每一個(gè)單元都有一個(gè)替代單元，該替代單元滿足通過(guò)該級(jí)的最低時(shí)序要求，但功耗最低。這個(gè)替代單元的大小可以在一定范圍內(nèi)隨意調(diào)整，既可以大于相鄰較小單元又可以與靜態(tài)庫(kù)中使用的單元一樣大。例如，上例中16x單元可以用8.7x單元替代，仍然滿足時(shí)序要求：

m = 8.0x，n = 8.7x

這一方案的延時(shí)為16.75。同樣地，對(duì)于另外一級(jí)重復(fù)這一過(guò)程可以得出：

m = 5.0x，n = 8.7x

其延時(shí)為16.75，而功耗為49.1。由于沒(méi)有考慮兩級(jí)間的相互作用，這實(shí)際上并不是真正的最優(yōu)結(jié)果。

使用這個(gè)簡(jiǎn)單算法，并用一個(gè)驅(qū)動(dòng)力以2x的庫(kù)，可以使用體積減少將近50%的單元替代。根據(jù)延時(shí)曲線特性，從統(tǒng)計(jì)學(xué)角度分析，替代單元有可能比最初選用的單元更接近體積小50%的單元所產(chǎn)生的時(shí)延，而功耗和面積減小25%，這只是相當(dāng)保守的估計(jì)。根據(jù)這個(gè)結(jié)果可將單元分類(lèi)的方法進(jìn)一步改善。

前面的討論都集中在驅(qū)動(dòng)力的改變上，實(shí)際上這是幾個(gè)可以改變的電參數(shù)之一。其它方法包括改變?chǔ)轮狄约案淖?a >晶體管寬度。在任意定制晶體管的體積時(shí)，使用這些方法都可以縮短周期、降低功耗和減小面積。例如，如果上述例子中關(guān)鍵路徑僅僅為最終負(fù)載從邏輯高降到邏輯低的變換，則最后一級(jí)中的P型晶體管就可省去。因?yàn)?輸入或非門(mén)的P型晶體管占整個(gè)晶體管寬度的89%，這樣既可以改善時(shí)序又降低功耗。省去這個(gè)P型晶體管，單元的功耗和面積都將減小80%左右，而總功耗在原來(lái)降低40%的基礎(chǔ)上又降低40%(總共降低64%)。如果在靜態(tài)庫(kù)中包括所有能降低功耗和面積的單元，則庫(kù)中的單元數(shù)目將大量增加，只生成在設(shè)計(jì)中能用到的單元可以避免產(chǎn)生太大的庫(kù)。

進(jìn)一步改善設(shè)計(jì)的時(shí)序、功耗和面積的******辦法是逐一確定每個(gè)晶體管的體積。但是這對(duì)SPR、功耗和時(shí)序分析來(lái)說(shuō)將會(huì)有很多的困難。Prolific公司的自動(dòng)庫(kù)生成工具是一個(gè)基于單元的方案，并對(duì)標(biāo)準(zhǔn)流程的影響很??；該工具可建立驅(qū)動(dòng)力精確為0.1的庫(kù)，用該工具生成的設(shè)計(jì)可用于光學(xué)接近校正(OPC)和相移掩膜(PSM)處理(圖2) 。

根據(jù)流程設(shè)計(jì)所用工具的功能，在綜合階段使用基本庫(kù)(實(shí)際上就是靜態(tài)庫(kù))來(lái)生成設(shè)計(jì)。在布局和布線階段后，進(jìn)行緩沖器大小調(diào)整或通過(guò)在位優(yōu)化(in-place optimization)，根據(jù)給定的布線環(huán)境插入合適體積的單元。在這一流程中并沒(méi)有限制在基本庫(kù)中選擇緩沖器大小，而是使用驅(qū)動(dòng)力、β值、縮小因子等參數(shù)可改變的虛擬庫(kù)。根據(jù)綜合、布局和布線工具的能力，可以將這個(gè)庫(kù)看作一個(gè)抽象的庫(kù)，也可看作一個(gè)很大的單元。在滿足周期的前提下，根據(jù)面積和功耗的減小要求選擇單元。ProGenesis標(biāo)準(zhǔn)單元設(shè)計(jì)生成工具可以自動(dòng)生成不屬于基本庫(kù)的單元，并用基本庫(kù)對(duì)單元進(jìn)行參數(shù)設(shè)置的方法對(duì)這些單元重新設(shè)置參數(shù)。

這樣生成的庫(kù)使得SPR工具更容易實(shí)現(xiàn)高質(zhì)量的設(shè)計(jì)。而且，通過(guò)限制新生成單元的數(shù)量和單元間間隔大小，可以使增加單元的總數(shù)控制在合理范圍內(nèi)。如果要在基本庫(kù)中包括所有可能的電性能變化，將需要數(shù)千甚至數(shù)百萬(wàn)個(gè)單元。根據(jù)經(jīng)驗(yàn)，只需選用滿足時(shí)序或功耗要求的單元，在數(shù)量為300個(gè)單元的庫(kù)中增加50到150個(gè)單元，便能實(shí)現(xiàn)這種方案的許多優(yōu)點(diǎn)。

由于消除了固定庫(kù)的限制，上述自動(dòng)化方案允許用戶完全定制晶體管的體積。一旦SPR工具可以在晶體管級(jí)優(yōu)化和定義器件，基本庫(kù)就只包括一組邏輯功能、未定尺寸圖和版圖結(jié)構(gòu)。所有的調(diào)整和優(yōu)化完全由集成流程實(shí)現(xiàn)，包括從綜合版圖生成到晶體管級(jí)的過(guò)程。